포스텍 학부생들, 국제학회서 논문 발표 '영예'…반도체 결함 조기 진단법

왼쪽부터 이병훈 포스텍 반도체공학과 교수, 조재민 학생, 홍준영 학생. 포스텍 제공

포스텍 반도체공학과 학부생들이 제1저자로 참여한 연구논문이 최고 권위 학회로 알려진 '전기전자공학자협회(IEEE) 국제 신뢰성 물리학 심포지엄(IRPS) 2026'에 구두 발표 논문으로 채택됐다. 학부생 주도 연구가 선정된 것은 이례적으로 평가된다.

포스텍은 이병훈 반도체공학과 교수와 홍준영·조재민 학생 연구팀이 반도체 소자가 망가지기 전에 어디서 고장이 날지 조기에 파악하는 새로운 분석 기술을 개발했다고 23일 밝혔다. 연구결과는 내년 3월 미국 애리조나주에서 열리는 반도체 신뢰성 분야 국제학회 'IEEE IRPS 2026' 구두 발표 논문으로 채택됐다.

반도체 집적도가 높아지고 복잡해질수록 내부 절연막의 작은 결함 하나가 치명적인 고장으로 이어질 수 있다. 기존 기술은 소자에 손상이 갈 정도로 강한 전기장을 가해야만 결함 위치를 확인할 수 있어 고장을 예측하는 데 한계가 있다. 

연구팀은 레이저로 절연막 내부의 누설 전류 분포를 정밀하게 들여다볼 수 있는 '레이저 유도 누설 전류 매핑' 기법을 제안했다. 소자가 정상 작동하는 단계에서도 고장으로 이어질 가능성이 높은 취약 지점을 미리 찾아낼 수 있다.

레이저 유도 누설 전류 매핑을 이용한 반도체의 취약 지점 및 절연 파괴 지점을 확인하는 과정. 포스텍 제공

실험 결과 개발된 방법으로 확인한 취약 지점은 이후 전기적 스트레스를 가했을 때 실제 절연막이 파괴되는 위치와 일치했다. 연구팀은 전기장의 강도와 스트레스 지속시간에 따른 변화를 분석해 무작위로 발생한 결함이 시간의 흐름에 따라 고장으로 발전하는 과정을 정량적으로 파악하는 데 성공했다.

기존보다 낮은 세기의 전기장에서도 고장 가능성을 조기에 진단할 수 있어 반도체 공정 개발과 소재 평가, 고집적 반도체 소자 수율·안정성 향상에 도움이 될 것으로 기대된다.

홍 씨는 "소자가 완전히 파괴되기 전 단계에서 고장 가능 지점을 시각적으로 확인할 수 있다는 점이 가장 큰 성과"라며 "다양한 소자 구조와 소재로 확장해 실용성을 높이고 싶다"고 말했다.

조 씨는 "명확히 규명되지 않았던 저전계 스트레스 메커니즘을 밝힐 수 있는 원천 기술이 될 수 있을 것"이라고 밝혔다.

두 학생은 현재 포스텍 반도체공학과 3+3 학사·석박사 연계 집중교육과정을 이수 중으로 학부과정을 3년 만에 마치고 내년부터 석박사통합과정에 진학할 예정이다.

이 교수는 "학부생 연구가 국제 학회에서 구두 발표로 선정될 만큼 높은 완성도를 갖췄다는 점에서 의미가 크다"고 말했다.